首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

是vhdl还是verilog hdl??迷惑!!

是vhdl还是verilog hdl??迷惑!!

如题


我是一个初学者


对这两种语言不知该选那种好


用他们的人又差不多一样多


请指点~~谢谢

If you learnt C rpogramming, try Verilog. It is C-like language;
If u didn't, they are equal;
If u try to design a complex system, u have to learn VHDL. It is HARDWARE-like.

两种语言总的来说差不多,不过verilog容易上手些,vhdl相对来说严谨一些,据说欧洲人偏爱vhdl,美国和亚洲人偏爱verilog。
剑的顶尖高手与刀的顶尖高手杀人速度一样快!
美梦成真-->噩梦降临!
我们公司用的是vhdl
我们学校都用verilog,但是感觉vhdl至少要会看,不然有很多设计文章都看不了
verilog 简练,VHDL强大一些。
我还是选verilog!
欢迎访问我的 BlogPage. http://hi.baidu.com/mcu_spaces
返回列表