首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

调查：用VHDL Or Verilog HDL.

贵宾

Rank: 2

UID
132632 
性别
男 
1#
barry007发表于 2006-3-6 09:16 | 只看该作者
学校大都只教vhdl，因为它比较严谨。
真正做东西的用verilog居多，因为易上手，比较灵活。
我用verilog
：）
email：zhenzhen1017@163.com  
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
133774 
性别
男 
2#
monchy发表于 2006-3-12 14:14 | 只看该作者
用verilog因为公司都用啊，毕业后工作入手方便
回复 引用

TOP

返回列表