cpld中没有使用的I/O端如何处理？[求助]

cpld, 求助

是不是必须接地呢？另外，输入端子如果处于悬空状态时，是算逻辑高电平还是低电平？要使输出为OC门，应该在原理图中如何设置？谢谢！

收藏分享评分

回复引用

订阅 TOP

贵宾

Rank: 2

UID: 15
性别: 男

2^#

32kmcu发表于 2006-3-16 23:09 | 只看该作者

悬空时候非高非低，如果一定要读取此ＩＯ的值的话，值也是随机的，可能高可能低．

回复引用

TOP

注册会员

Rank: 2

UID: 130550
性别: 男

3^#

zliphd发表于 2006-3-17 08:28 | 只看该作者

也就是说输入端子必须有信号输入或接高或接地吧.这样理解对吗?有谁知道输出OC门如何设计呀,我想用OC门将高电平变到15V不知可否?

孤独的人是可耻的

回复引用

TOP

禁止发言

UID: 132434
性别: 男

4^#

stone133发表于 2006-3-20 18:03 | 只看该作者

你设计中输入输出悬空是遗留问题，是你需要改正的
要使输出为oc门这个说法好象不太合适，输出是什么类型的这个是硬件设计的时候就做好了，留给用户的是可以在开发工具中设置，比如上拉，下拉或者保持；
举例说明，oc开路输出的时候需要你在外部上接上拉电阻。芯片如果提供可选项，你就可以在内部设置它为上拉，从而不需要外部的上拉电阻，不过你在外部再加一个也没什么影响

美梦成真-->噩梦降临！

回复引用

TOP

禁止发言

UID: 132434
性别: 男

5^#

stone133发表于 2006-3-20 18:12 | 只看该作者

输入的处理你说的没错，至于你说的将高电平变为15v这个事情分两种情况，
单个管子的时候，管子的耐压值比较高，你说的15v应该没问题
如果是芯片内部的，你就需要去查一下手册，看看他的耐压值是多少，如果允许，你变到15v的方法也是可以的（12v一般没有问题，但是最好查一下）

美梦成真-->噩梦降临！

回复引用

TOP