各位大虾求救！QUARTUS II 警告解决办法！ 大虾, QUARTUS, 办法, 求救, 警告

houxiaomo

各位大虾求救！QUARTUS II 警告解决办法！
我的设计文件在编译start Timing Analyzer后，出现一个警告信息提示：“Warning: Circuit may not operate. Detected 8 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.”
　　还有一个警告信息：Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
　　我认为第一个警告信息是由第二个引起的！出现这个信息后，我重新烧了CPLD，但是使得我的设计在硬件电路上面的应用出现了问题！
　　但是我在以前就没有遇到这个问题！请帮忙给我提供解决这个问题的方法，谢谢！

stone133

QUARTUS II 软件不是很熟，但是这个问题应该是时序问题，也就是说时序不满足；
"clk"是全局时钟吗？有没有用全局时钟管脚？

anotherchen

？之前没出现这2个Warning，程序烧到芯片上就未问题么？

meikaihandong

我也遇到这种情况，不知如何改.请哪位高手指教以下，谢谢！

coder

"clock skew larger than data delay" 说的是时钟偏斜要大于数据延迟，你使用的为同步时钟，举个例子，两个寄存器使用同一个时钟clk,clk到达两个寄存器的时间差就是所谓clock skew，而第一个寄存器的数据输入到输出再到第二个寄存器的输入这段时间就是所谓的data delay，也就是说当clk到达第二个寄存器的时候，数据已经错过了建立时间，使得第二个寄存器不能获得有效的输入，所以应该加入延迟语句，使得 "clock skew smaller than data delay"

coder

至于出现问题的路径，你可以在timing的信息栏里找到提示；

第二个错误可能是由于你采用了多时钟结构引起的，你是否采用了门控时钟啊？门控时钟应该慎用！除非是低功耗设计，不然不要用门控时钟--这会增加设计的不稳定性，在要
用到门控时钟的地方，也要将门控信号用时钟的下降沿 打一拍再输出与时钟相与。

stone133

如果用人为的延时来调整这些东西，当使用环境（温度等）发生变化或者移植的时候还有可能有问题；
还是应该通过调整参数和使用全局时钟资源优化你的设计