关于EPM7128STC100的VCCIO供电 VCCIO

jdogcsu

EPM7128STC100有6个VCCIO供电端口，但有8组IO端口，见下图（从proteldxp中截得）。

究竟是什么样的对应关系，也就是说哪个VCCIO供电端对应哪组IO端口。因为的应用某些端口外接3.3V电平，有的端口接5V电平。

anotherchen

VCCIO都是芯片的电源，同一片芯片是一个电源供电的，
至于输入、输出口接3.3v还是5v电平按实际需要

stone133

这个芯片确实能使用混合电压，不过我没有查到相关资料，仍然再找；
我还有点疑惑，电压区域划分应该是按LAB来划分的，但是这个芯片有8个LAB,却只有6个VCCIO

anotherchen

原来可以混合电压
是不是有2个是VCCINT?

stone133

VCCINT只能接5v

jdogcsu

从 VCCIO供电端口的位置来看，应该6个 VCCIO 供电端的其中两个是给两个 LAB供电。
具体情况可能只有通过实验获得。

stone133

我们这里不用这个，所以没法子试验，只能继续找资料查了；
希望lz弄清楚以后来这里指导一下；

aray2000

楼主问题解决了吗？　我最近也遇到了这个问题。
我看到了一篇文章，与EPM128S的电平混合系统中的应用有关。
http://www.21ic.com/news/html/75/show8556.htm

下面是我的一些问题　：
最近要用EPM7128S这个型号的CPLD来设计电路板，　主要是用它来扩展ARM芯片（型号是S3C44B0X)的IO口。

我的疑问是，对于EPM7128S而言，
VCCINT是内核逻辑与输入缓冲的供电，要求与5.0V电源相连。
VCCIO是输出驱动的供电，根据输出的需要选择接3.3v或者5.0v。

VCCINT除了给内核逻辑供电外，它还决定了输入缓冲的电平范围？由此VCCINT接5v时，输入应该可以兼容3.3/5v吧？
是否也就是说，VCCIO实际上只管IO口的输出电平范围呢？　

我设计的板用 EPM7128S来扩展44B0X的IO数。所以EPM7128S的一部分IO引脚用来接到44B0X的数据和地址总线。
剩下的IO口对外围５V器件驱动控制。　由于44B0X的IO是3.3V的，　为了同时兼容44b0x总线和外围５V器件，我理解应该是让VCCIO接3.3v吧？

那如果要用EPM7128S来驱动5V的TTL门，因为它输出是3.3V电平，所以可以直接兼容。但是如果驱动5V的CMOS门，那么就应该用上拉电阻拉到+5V处才可以了。
但是，文章提到，这种情况下，“逻辑反向了”。 可以给我解释一下这点吗？　另外，在EPM7128S的文档里面虽然提到了Open-Drain Output Option　（开漏输出选项），但是并没说什么情况下，IO口才是类似于OC门的“开漏输出”，　是不是当VCCIO接3.3V的时候，IO输出就是“开漏输出”呢？