|
- UID
- 84061
- 性别
- 男
|
一种写法是：
always @(posedge clk)
dataout[7:0]<=in1[7:0] & in2[7:0];扇出只有1
l另一种是：
always @(posedge clk)
dataout[0]<=in1[0] & in2[0];
dataout[1]<=in1[1] & in2[1];
dataout[2]<=in1[2] & in2[2];
。。。写满8个触发器
扇出为8
我就不理解其实第一种写法也是8个触发器啊，怎么会扇出只有1 呢？
谢谢！ |
|
