首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 版主请进

返回列表回复发帖

版主请进

注册会员

Rank: 2

UID: 142911
性别: 男

1^#

字体大小: tT

syhgc88发表于 2006-6-21 08:25 | 只看该作者

版主请进

请问vhdl 中的 if 条件1 then

语句1

elseif 条件2 then

语句2

endif

与c语言中的if else 语句是不是不一样啊

收藏分享评分

回复引用

禁止发言

UID: 132434
性别: 男

2^#

stone133发表于 2006-6-21 15:38 | 只看该作者

功能一样，注意一下书写形式就可以了

[此贴子已经被作者于2006-6-21 15:38:44编辑过]

美梦成真-->噩梦降临！

回复引用

注册会员

Rank: 2

UID: 142911
性别: 男

3^#

syhgc88发表于 2006-6-21 17:51 | 只看该作者

[讨论]

如果条件1和条件2都真，是不是语句1,语句2都执行啊

回复引用

禁止发言

UID: 132434
性别: 男

4^#

stone133发表于 2006-6-21 22:25 | 只看该作者

不是，if else语句有优先级，如果前面的满足了条件，后面的就不执行了

美梦成真-->噩梦降临！

回复引用