小弟又要发问了，实在是很多问题不懂，新手，呵呵
1：我的设计中既有HDL源文件，即.v文件，又有IP核文件，即.xco文件，我在仿真的时候用的是IP核的.v文件（系统自动生成）。但是我在顶层文件例化后，系统自动将我的.xco文件放到了顶层文件的下一级，但是我在综合的时候，却并不综合我的.xco文件，而是只综合设计源文件，当我将系统生成的.v文件放到顶层文件下面时（先移出.xco文件），在综合的时候出现这样的提示：
@N:"F:\fpga\gongcheng\top\fangbo.v":52:12:52:24|Read directive translate_off
@N:"F:\fpga\gongcheng\top\fangbo.v":99:12:99:23|Read directive translate_on
@W: CS141 :"F:\fpga\gongcheng\top\fangbo.v":102:12:102:20|Unrecognized synthesis directive attribute
@W: CS141 :"F:\fpga\gongcheng\top\fangbo.v":103:13:103:21|Unrecognized synthesis directive attribute
@W: CS141 :"F:\fpga\gongcheng\top\fangbo.v":107:13:107:21|Unrecognized synthesis directive attribute
而我不移出.xco文件却告知错误，那么我现在请问，我到底要将什么文件放到我的顶层文件下面？
2：我的IP核是生成的ROM核，里面有初始化数据：.mif文件，我这个初始化文件是不是只要放在项目文件夹下面就行？ | 
