首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]关于CPLD MAX7000S的电压问题

[求助]关于CPLD MAX7000S的电压问题

我选用的是一块EPM7128STC100-10的CPLD芯片,输入电压是5V,7128S所有VCCINT与VCCIO都接5V,可是有时候会出现7128S会把整个电路的电压拉底到3.3V,确定是7128S的问题,输入电压没问题。           有哪位高手碰到过这样的问题没有


7128S可以接5V与3.3V,可是不应该会把电压拉底吧,并且这个问题我随机的碰到2次,上一次发现是7128S有2个引脚连焊了,这次查了,没有连焊现象。

一无所知虽说幸福  我却肯定无法满足  接受自己选择的现实  仅此而已
芯片热不热?是不是电流过大,把电压拉下来了?
美梦成真-->噩梦降临!
7128能将电压拉低??没有这么厉害吧
应该是你的其他电路有问题吧
╔☆→────────────────←☆╗
┊寻觅在电子中, , , 寻求适合自己的一席┊┊┊┊
┊也许生活本忙碌,  想享受安逸只能是心态了吧┊
╚☆→────────────────←☆╝      &
芯片有点热
我重新焊了块板子 就没问题了
我估计可能是其他电路有虚焊什么的
一无所知虽说幸福  我却肯定无法满足  接受自己选择的现实  仅此而已
请问楼主,MAX7000S芯片资料可以发给我一份吗?我找不到它的引脚定义,MAX7000S多少钱一片啊?
FPGA内的布局布线有什么规则啊?求求路过的人告诉我
忘说了,我的Email:jiangxianying126@126.com
FPGA内的布局布线有什么规则啊?求求路过的人告诉我
返回列表