首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请大侠帮忙解决！

注册会员

Rank: 2

UID
145516 
性别
男 
1#
打印
tT
duanwen8217发表于 2006-7-28 10:09 | 只看该作者

请大侠帮忙解决！

大侠, 帮忙, 解决
信号从FPGA内部产生，从普通管脚输出，再从全局时钟脚环回芯片内部作为系统时钟。请问这样做法多吗？这样做法有什么主意事项？谢谢。 
收藏 分享 评分
回复 引用

订阅 TOP

禁止发言

UID
132434 
性别
男 
2#
stone133发表于 2006-7-28 23:36 | 只看该作者
我们的一个项目就这样用过，只不过是输出以后经过了一个芯片才回到fpga中，这样做要注意的就是：fpga内部产生信号的时候要尽量的简单，尽量少用组合逻辑，尽量减小这个信号的扇出；
还有就是全局时钟资源并不能改善信号质量，他只是提供了一条高质量和高驱动能力的通路；
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表