首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]问一个verilog 延时的问题,有知道的请给我指点一下,很感激!

禁止发言

UID
132434 
性别
男 
1#
stone133发表于 2006-9-1 21:07 | 显示全部帖子
1。楼上说的没错，用#xxx得不到你想要的结果；
2。不过你的思路是可以实现的，你所作的是一个微分电路，用的比较广泛；
3。你现在唯一要做的就是提供一个频率更高的信号，用它来处理pulse（只要打一级寄存就可以）
美梦成真-->噩梦降临！
回复 引用

TOP

返回列表