首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教quartus2 verilog编译问题

beemoom说的不错,这个文件是用来测试用的,不是用来编译的;

你看他的开头根本没有输入输出定义,实际应用中怎么能有这样的设计呢?

另外文件中有很多不能用来综合的语法,例如#;

美梦成真-->噩梦降临!

用什么工具进行仿真都可以,但是这里面要有几个必须的条件:

1。源文件,就是你的设计文件;

2。仿真文件,就是针对源文件而编写的,是用来检测源文件中的功能是不是正确;

3。仿真使用的是仿真文件,但是它必须建立在源文件的基础上;

美梦成真-->噩梦降临!
分开写,操作的时候对测试文件进行操作,quartus会让你指定测试文件和源文件的关系的,从项目管理上就可以看到,你的测试文件和源文件从位置上是在一起的
美梦成真-->噩梦降临!
返回列表