首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » [求助]CPLD管脚连接问题

返回列表回复发帖

[求助]CPLD管脚连接问题

注册会员

Rank: 2

UID: 150871
性别: 男

1^#

字体大小: tT

zhantao发表于 2007-1-12 12:33 | 只看该作者

[求助]CPLD管脚连接问题

我是新手，对CPLD还是不熟悉，我采用Altera EPM7128SLC84-15 芯片，将光栅读书头得到的数据（6个输入信号）送入CPLD中，在其中经过处理将数据在送入单片机，VCCINT （43PIN，3PIN）、VCCIO（78PIN，66PIN，53PIN，38PIN，26PIN，13PIN）是不是都要接电源，GNDIO（7，19，32，47，59，72，42，82）都要接地啊？急！！！！请高手指教，谢谢，附件传了我连的管脚图，是否正确？

我的qq是123290509，可以交流一下啊

[此贴子已经被作者于2007-1-12 13:17:21编辑过]

收藏分享评分

回复引用

中级会员

Rank: 3 Rank: 3

UID: 128234
性别: 男

2^#

一切从零开始发表于 2007-1-12 12:53 | 只看该作者

是的，vccint对应gndint,他们是fpga的核电压，

vccio对应gndio对应fpga的io电压，都需要供电

一般核电压都要比io电压小哦

比如说旋风2的核电压为1.2v,而io电压就根据驱动外围设备的不同，可以选择3.3,2.5,1.8等，建议你可以看看用户手册，说得都很详细

每一天都是新的开始，每一天都有新的收获

回复引用

注册会员

Rank: 2

UID: 150871
性别: 男

3^#

zhantao发表于 2007-1-12 13:19 | 只看该作者

很谢谢，你看一下这连法对吗

回复引用

论坛元老

Rank: 8 Rank: 8

UID: 136199
性别: 男

4^#

caopengly发表于 2007-1-12 13:21 | 只看该作者

QUOTE:

以下是引用一切从零开始在2007-1-12 12:53:00的发言：

是的，vccint对应gndint,他们是fpga的核电压，

vccio对应gndio对应fpga的io电压，都需要供电

一般核电压都要比io电压小哦

比如说旋风2的核电压为1.2v,而io电压就根据驱动外围设备的不同，可以选择3.3,2.5,1.8等，建议你可以看看用户手册，说得都很详细

同意楼上的观点，我在本版有上传过FPGA的电路图，和CPLD差不多，你去看看吧！

good luck

caopengly

[此贴子已经被作者于2007-1-12 13:21:34编辑过]

这个版主不太冷 =========================== 我的中电网博客：http://blog.chinaecnet.com/u/20/index.htm

回复引用

中级会员

Rank: 3 Rank: 3

UID: 151838
性别: 男

5^#

cdbar发表于 2007-1-12 13:47 | 只看该作者

楼上正解

回复引用

中级会员

Rank: 3 Rank: 3

UID: 128234
性别: 男

6^#

一切从零开始发表于 2007-1-12 17:21 | 只看该作者

说实话，看不清楚，不过你还是最好看一下手册吧，比较清楚地，一般还会有推荐连接方式

谢谢斑竹夸奖哦

[em04]

每一天都是新的开始，每一天都有新的收获

回复引用

注册会员

Rank: 2

UID: 150871
性别: 男

7^#

zhantao发表于 2007-1-14 12:26 | 只看该作者

那CPLD的晶振怎么接呢？若选用外部晶振是不是接到INPUT/GCLRn？谢谢各位了，由于比价较急所以只能问问大家了

回复引用

禁止发言

UID: 132434
性别: 男

8^#

stone133发表于 2007-1-14 21:05 | 只看该作者

外部时钟输入连接到INPUT/GCLK管脚上

美梦成真-->噩梦降临！

回复引用