[求助]quartus 2 使用fpga eda實習出現問題 eda, fpga, quartus, 求助

donminwu

我在使用quartus 2 使用eda 範例實習時，使用光碟裡面eda 數字秒錶範例， 內部是使用VHDL程式撰寫，燒到機器之後功能一切正常，FPGA機器有正常功能，但是我把它用程

式轉成Verilog時，一開始把程式start compilation時沒有錯誤，但是當我設定接腳之後start compilation 時 fitter 卻出現error 如下 :


Error: Can't place node ~nCSO~ in location 24 because location already occupied by node Display[2]

Error: Can't place node ~ASDO~ in location 37 because location already occupied by node Display[3]

Error: Can't fit design in device

請問是那裡出現問題呢?? 有可能是轉換程式的時候出了錯誤嗎???我接腳check很多次~沒有設錯

看帖不回你咬我

是不是RAM不够了

caopengly

 ~nCSO~和~ASDO是系统配置时的io口，被你的display【2，3】占用了，你另给display【2，3】分配引脚就可以了