金牌会员

Rank: 6 Rank: 6

UID: 72852
性别: 男

1^#

boyfly发表于 2004-5-26 08:31 | 只看该作者

纯数字好像不行，一种方法是利用芯片带的pll实现，另一种是做出鉴相信号，然后外面用压空晶振实现倍频！两种方法的实质是一样的，不过前面一种要求芯片必须带pll，后面一种不需要！

我是天堂的使者，向我倾诉吧

回复引用

TOP

新手上路

Rank: 1

UID: 85867
性别: 男

2^#

wukong012发表于 2004-5-26 19:32 | 只看该作者

如果你对占空比要求不高，可以用延时单元加上异或门构成简单的倍频器，但是占空比随温度和电压变化而变化，精度不高，一般不建议使用。

回复引用

TOP

新手上路

Rank: 1

UID: 85873
性别: 男

3^#

scliujun发表于 2004-5-26 22:15 | 只看该作者

可以用PLL来实现倍频，原理就是用压控振荡器输出频率的n分频去和需要倍频的信号鉴相

回复引用

TOP

金牌会员

Rank: 6 Rank: 6

UID: 72852
性别: 男

4^#

boyfly发表于 2004-5-27 09:18 | 只看该作者

wukong012说的方法我以前在设备上用过，延迟1/4周期，然后异或，可以产生倍频信号，不过信号受到的影响因素太多，导致设备有时出误码有时不出误码，由于倍频的时钟在两种情况下看不出差别，所以很不好确定是不是由此引起，所以不要用这个电路了！

我是天堂的使者，向我倾诉吧

回复引用

TOP

新手上路

Rank: 1

UID: 73317
性别: 男

5^#

XUPC发表于 2004-5-28 12:23 | 只看该作者

xilinx和altera都有一些芯片可以实现倍频，很容易的。

回复引用

TOP

新手上路

Rank: 1

UID: 86085
性别: 男

6^#

skychy发表于 2004-5-28 23:43 | 只看该作者

[建议]

用FPGA中的DLL[em13][em13]

回复引用

TOP

注册会员

Rank: 2

UID: 86093
性别: 男

7^#

yaobin发表于 2004-5-29 08:31 | 只看该作者

PLL完全可以搞定！很多芯片都自带!而且现在有纯数字PLL可以找一下呀！

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 80187
性别: 男

8^#

eDSP发表于 2004-6-17 14:41 | 只看该作者

Xilinx的Spartan 3可以实现2-32倍频，而且不论输入信号的占空比是多少，倍频后输出都是50%的占空比，这是什么原理实现的？

回复引用

TOP

注册会员

Rank: 2

UID: 79395
性别: 男

9^#

zhanhuabin1011发表于 2004-6-30 17:25 | 只看该作者

我个人认为，作为模拟的，有一些电路可以实现；但纯数字的，我还没有见到过，大部分是部队数字的利用PLL来实现，本人也一直在关注这方面的事情！

回复引用

TOP

注册会员

Rank: 2

UID: 87246
性别: 男

10^#

insidesun发表于 2004-7-3 08:41 | 只看该作者

实现倍频功能, 最好是用模拟锁相环。而用全数字锁相环不能很好地解决这个问题，因为数字锁相环需要一个本地高速率时钟，锁相环输出的倍频信号其实只是这个本地高速时钟的分频，而不是输入基准频率的倍频。因为数字锁相环只能用来鉴相而不能用来鉴频。
请各位批评指正！！

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 80187
性别: 男

11^#

打印

字体大小: tT

eDSP发表于 2004-7-29 14:35 | 只看该作者

请问FPGA可以实现倍频么？

FPGA

整数分频比较好理解，倍频如何实现呢？

收藏分享评分

回复引用

订阅 TOP

wangz-1@sohu.co 该用户已被删除

12^#

wangz-1@sohu.co发表于 2004-7-29 14:35 | 只看该作者

用带PLL的FPGA最好了，我做过，

回复引用

TOP

注册会员

Rank: 2

UID: 121377
性别: 男

13^#

skygao发表于 2005-9-7 14:11 | 只看该作者

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 117859
性别: 男

14^#

hhh_gjf发表于 2006-4-24 08:55 | 只看该作者

用带PLL的FPGA好象只能对固定信号的频率进行倍频,而且也不是随意倍频的(altera的Cyclone的PLL IP就是这样,有时候想5倍频都不行);我想用FPGA来实现任意频率的方波信号的进行倍频,不知道能不能用Verilog实现啊?还是根本不能用全数字锁相环实现,希望大家给点意见.

回复引用

TOP

禁止发言

UID: 132434
性别: 男

15^#

stone133发表于 2006-4-24 15:35 | 只看该作者

1. 确实不能随意倍频,不同器件和不同用法对输入频率有不同要求;
2. 5倍频这样的要求倒是比较基本的,一般都能实现;
3. 纯粹的Verilog无法实现
4. 全数字锁相环可以实现,但是有范围,不能任意,具体看手册中的说明

美梦成真-->噩梦降临！

回复引用

TOP