首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...610611612613614615616617618619... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   请问怎样延时？ icefog 2006-3-1 4/751 icefog 2006-3-3 23:59
common   modelsim 中测试程序编译不了?求助 qgyqiao 2006-3-1 2/1291 stone133 2006-3-1 12:06
common   求教：关于用CPLD设计控制电路 zhq1234 2006-2-28 3/955 zhq1234 2006-3-1 14:09
common   求教：sd 码的编码规则？ zyl-02042101 2006-2-28 1/736 ahliang 2006-3-6 21:40
common   FPGA/CPLD设计的四种常用思想与技巧 [转帖] Dorothy 2006-2-28 6/1180 ifb0101 2006-3-2 09:02
common   对PLD进行边界扫描（JTAG）故障诊断[转帖] vincent 2006-2-28 4/1162 vincent 2006-2-28 13:17
common   请问：Verilog语言如何实现枚举 功能？？？？？ zcg620 2006-2-28 0/1117 zcg620 2006-2-28 11:22
common   半分频的设计 angy670 2006-2-28 0/735 angy670 2006-2-28 10:48
common   请问怎样控制触发器？ icefog 2006-2-28 4/956 fenglouto 2006-3-1 12:15
common   使用JTAG接口对串行配置器件进行编程[转帖] vincent 2006-2-28 0/916 vincent 2006-2-28 10:03
common   2M和8的时钟信号 lianghaodong 2006-2-27 3/811 ahliang 2006-3-6 21:32
common   求助：CPLD时钟输入问题 happyruanruan 2006-2-27 2/1251 oceanx 2006-2-27 18:23
common   关于触发器问题 icefog 2006-2-27 2/1022 icefog 2006-2-28 10:32
common   [求助]TCK信号是上拉到VCC还是下拉到地? zliphd 2006-2-27 10/2716 燕赵豪侠 2006-3-9 10:54
common   请问在quartus中if(clk'event and clk='1')then这样的语句是 icefog 2006-2-27 4/2030 waterlily 2006-2-27 16:25
common   [求助]各位大哥，双端口的testbench怎么写呢？ OneOne 2006-2-27 5/1463 OneOne 2006-3-1 19:06
common   请问FPGA实现分辨率变换 gwtaa 2006-2-26 0/860 gwtaa 2006-2-26 11:23
common   求助：怎样实现基于FPGA控制的USB接口的设计？ zcg620 2006-2-26 1/984 huazh 2008-3-18 20:12
common   请问赋值语句后加上after 20ns是否能综合？ icefog 2006-2-25 2/945 stone133 2006-2-27 20:34
common   请问下面这个警告是什么意思？ icefog 2006-2-24 0/807 icefog 2006-2-24 14:42
common   请问进程中的敏感信号表中有两敏感信号是在什么情况下启动进程的？ icefog 2006-2-23 2/1144 stone133 2006-2-26 11:21
common   求助提供一个quartus II 5.0的地址啊? qgyqiao 2006-2-23 0/851 qgyqiao 2006-2-23 21:58
common   QUARTUS5.1CRACK fenglouto 2006-2-23 1/792 xgy840809 2006-7-28 16:06
common   是vhdl还是verilog hdl？？迷惑！！ wwwwbbbb 2006-2-23 5/2366 燕赵豪侠 2006-3-25 11:57
common   呼吁！！！！！！！！ telguy12 2006-2-23 1/767 fenglouto 2006-2-24 12:41
common   [求助]谁有isplever4.1的lisence? anny1209 2006-2-23 0/896 anny1209 2006-2-23 10:43
common   epc8 zgli123 2006-2-22 0/833 zgli123 2006-2-22 20:45
common   请问VHDL语言中怎样把一个8位信号的其中一位赋值给一个一位信号？ icefog 2006-2-22 0/1010 icefog 2006-2-22 17:11
common   求助QUARTUS 5。0的LICENSE啊~~谢谢拉 rennifei 2006-2-22 1/806 rennifei 2006-2-22 16:43
common   请问quartusII编译出来的pof如何转换成jed？ icefog 2006-2-22 0/1110 icefog 2006-2-22 11:13
common   [求助]请问各位高手：模块的测试在Quartus或者ModelSim中怎么用啊！ OneOne 2006-2-22 0/899 OneOne 2006-2-22 10:16
common   [求助]各位专家,高手,谁有tcp有限状态机11个状态的vhdl程序?急!毕业设计用. 天地人和 2006-2-21 0/955 天地人和 2006-2-21 22:34
common   [求助] 天地人和 2006-2-21 0/728 天地人和 2006-2-21 22:28
common   请各位大侠指点顶层测试文件应该怎么写 edwin2005 2006-2-21 2/1696 stone133 2006-2-27 20:47
common   [求助]一个简单的16位计数器设计，出现奇怪问题，涉及到单片机和fpga读写时序 珊瑚虫 2006-2-21 2/2782 珊瑚虫 2006-2-21 22:54
common   [求助]vhdl的中间signal信号可以提前定义成高阻吗？ anny1209 2006-2-21 0/1013 anny1209 2006-2-21 16:12
common   请问如何生成适用于epc1441pc8的pof文件？ icefog 2006-2-21 0/1243 icefog 2006-2-21 15:54
common   请教FPGA在恶劣环境中如何抗干扰？ karierace 2006-2-21 1/929 stone133 2006-2-27 20:54
common   verilog hdl教程135例 ifb0101 2006-2-21 1/1570 changhao81 2006-2-24 15:55
common   关于fpga的问题 icefog 2006-2-21 0/798 icefog 2006-2-21 13:08
    类型 排序方式 时间范围    
1 ...610611612613614615616617618619... 664
返回首页 发帖