首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...351352353354355356357358359360... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   Verilog HDL---条件语句、循环语句、块语句与生成语句 pengpengpang 2014-9-19 0/485 pengpengpang 2014-9-19 21:29
common   Verilog HDL---调试用系统任务和常用编译预处理语句 pengpengpang 2014-9-19 0/539 pengpengpang 2014-9-19 21:28
common   ISE14.2的ISim一个bug把我弄惨了。 pengpengpang 2014-9-19 0/341 pengpengpang 2014-9-19 21:24
common   Verilog对WM8731的I2S数据格式 （转载） pengpengpang 2014-9-19 0/373 pengpengpang 2014-9-19 21:24
common   如何在FPGA设计环境中加时序约束 pengpengpang 2014-9-19 0/417 pengpengpang 2014-9-19 21:23
common   如何在shell脚本中调用Matlab pengpengpang 2014-9-19 0/586 pengpengpang 2014-9-19 21:23
common   VerilogHDL仿真中的宏定义方式 pengpengpang 2014-9-19 0/368 pengpengpang 2014-9-19 21:22
common   cordic算法verilog实现（简单版） pengpengpang 2014-9-19 0/340 pengpengpang 2014-9-19 21:21
common   cordic算法verilog实现（复杂版）转载 pengpengpang 2014-9-19 0/339 pengpengpang 2014-9-19 21:20
common   cordic算法verilog实现（复杂版）转载 pengpengpang 2014-9-19 0/354 pengpengpang 2014-9-19 21:20
common   基于Xilinx FPGA的通用信号发生器 pengpengpang 2014-9-19 0/444 pengpengpang 2014-9-19 21:14
common   8位无符号数乘法运算HDL设计实例 pengpengpang 2014-9-19 0/506 pengpengpang 2014-9-19 21:13
common   ISE与EDK联合开发流程 pengpengpang 2014-9-19 0/494 pengpengpang 2014-9-19 21:13
common   基于System Generator的FPGA开发总结 pengpengpang 2014-9-19 0/340 pengpengpang 2014-9-19 21:03
common   Verilog的两个误区 （转载） pengpengpang 2014-9-19 0/376 pengpengpang 2014-9-19 21:02
common   基于Xilinx FPGA的通用信号采集器 pengpengpang 2014-9-19 0/521 pengpengpang 2014-9-19 21:02
common   Xilinx DDR3控制器接口带宽利用率测试（一） pengpengpang 2014-9-19 0/405 pengpengpang 2014-9-19 21:01
common   MicroBlaze定时器（Timer）的使用 pengpengpang 2014-9-19 0/421 pengpengpang 2014-9-19 21:00
common   深入浅出FPGA-17-xilinx_zynq7000_EPP上一个简单实验(PS+PL) pengpengpang 2014-9-19 0/496 pengpengpang 2014-9-19 20:59
common   Xilinx DDR3控制器接口带宽利用率测试(二） pengpengpang 2014-9-19 0/398 pengpengpang 2014-9-19 20:58
common   有关在matlab中对信号采样及频谱的一些解释 pengpengpang 2014-9-19 0/619 pengpengpang 2014-9-19 20:58
common   Xilinx DDR3控制器接口带宽利用率测试（三） pengpengpang 2014-9-19 0/533 pengpengpang 2014-9-19 20:56
common   基于Xilinx FPGA的μC/OS-II的串行驱动应用 pengpengpang 2014-9-19 0/416 pengpengpang 2014-9-19 20:55
common   一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计 pengpengpang 2014-9-15 1/604 wtliu 2014-9-19 16:16
common   ZedBoard学习手记（一） First Step——建立Xilinx交叉编译环境 pengpengpang 2014-9-19 1/621 wtliu 2014-9-19 15:27
common   多处理器系统中Nios II软核处理器启动方案的设计 冰封 2014-9-19 0/356 冰封 2014-9-19 14:22
common   Digilent Nexys3 FPGA开发板评测（二） 冰封 2014-9-19 0/421 冰封 2014-9-19 14:19
common   Digilent Nexys3 FPGA开发板评测（一） 冰封 2014-9-19 0/355 冰封 2014-9-19 14:16
common   基于FPGA和DDS技术的正弦信号发生器设计 冰封 2014-9-19 0/542 冰封 2014-9-19 14:14
common   FDD LTE与TDD LTE的区别及系统设计差异 冰封 2014-9-19 0/338 冰封 2014-9-19 14:12
common   基于DSP Builder数字信号处理器的FPGA设计 冰封 2014-9-19 0/414 冰封 2014-9-19 14:04
common   FPGA的基本结构 冰封 2014-9-19 0/321 冰封 2014-9-19 14:01
common   Xilinx DDR3控制器接口带宽利用率测试 （四-五） pengpengpang 2014-9-19 0/397 pengpengpang 2014-9-19 11:19
common   使用ModelSim自动生成状态机FSM的状态转换图 pengpengpang 2014-9-19 0/344 pengpengpang 2014-9-19 11:19
common   深入浅出FPGA-16-xilinx_zynq7000_EPP上一个简单实验(PS) pengpengpang 2014-9-19 0/486 pengpengpang 2014-9-19 11:18
common   Xilinx FPGA的约束设计和时序分析总结 pengpengpang 2014-9-19 0/456 pengpengpang 2014-9-19 11:18
common   优化逻辑时序的几个办法---- verilog语言 pengpengpang 2014-9-19 0/352 pengpengpang 2014-9-19 11:17
common   ZedBoard学习手记（二） 开发自定义AXI总线外设IP核——以LED和开关为例 pengpengpang 2014-9-19 0/494 pengpengpang 2014-9-19 11:16
common   数控振荡器NCO使用verilog实现时NCO初始值和上限值设定时的注意事项 pengpengpang 2014-9-19 0/416 pengpengpang 2014-9-19 11:15
common   ZedBoard学习手记（三）为自定义外设编写裸奔控制软件 pengpengpang 2014-9-19 0/633 pengpengpang 2014-9-19 11:14
    类型 排序方式 时间范围    
1 ...351352353354355356357358359360... 664
返回首页 发帖