首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...305306307308309310311312313314... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   基于NiosⅡ的U盘安全控制器设计 porereading 2015-1-31 0/567 porereading 2015-1-31 00:59
common   基于NiosⅡ的1553B总线通讯模块设计与开发 porereading 2015-1-31 0/784 porereading 2015-1-31 00:57
common   基于NiosⅡ的数字示波器的设计与实现 porereading 2015-1-31 0/694 porereading 2015-1-31 00:57
common   基于NiosⅡ嵌入式平台实现μC／GUI在便携式医疗监护仪上的移植 porereading 2015-1-31 0/684 porereading 2015-1-31 00:56
common   基于Spartan-6的高速数据采集、处理和实时传输研究 porereading 2015-1-31 0/666 porereading 2015-1-31 00:55
common   用SPARTAN-6 FPGA GTP 收发器实现三倍速率SDI porereading 2015-1-31 0/563 porereading 2015-1-31 00:55
common   利用Spartan-6设计智能驱动控制系统 porereading 2015-1-31 0/705 porereading 2015-1-31 00:54
common   利用Spartan-6设计智能驱动控制系统 porereading 2015-1-31 0/680 porereading 2015-1-31 00:54
common   Spartan-3 FPGA系列中高效PCB布局的LVDS信号倒相 porereading 2015-1-31 0/606 porereading 2015-1-31 00:53
common   针对 Spartan-3E FT256 BGA 封装的四层和六层高速 PCB 设计 porereading 2015-1-31 0/397 porereading 2015-1-31 00:53
common   利用Spartan-3 FPGA实现高性能DSP功能 porereading 2015-1-31 0/363 porereading 2015-1-31 00:52
common   基于京微雅格CME-M7的智能机器人控制系统设计与实现 porereading 2015-1-31 0/453 porereading 2015-1-31 00:51
common   FPGA时序约束的6种方法 porereading 2015-1-31 0/308 porereading 2015-1-31 00:51
common   从硬件角度讨论FPGA开发框架 porereading 2015-1-31 0/390 porereading 2015-1-31 00:50
common   FPGA电源设计适合并行工程吗？ porereading 2015-1-31 0/499 porereading 2015-1-31 00:49
common   CPLD对FPGA从并快速加载的解决方案 porereading 2015-1-31 0/453 porereading 2015-1-31 00:49
common   基于单片机和FPGA设计的程控滤波器 porereading 2015-1-31 0/433 porereading 2015-1-31 00:49
common   ZedBoard上的点灯签名实验（一）：准备工作 冰封 2015-1-28 0/441 冰封 2015-1-28 10:43
common   ZedBoard-图形化界面linux（linaro）的安装小结 冰封 2015-1-28 0/356 冰封 2015-1-28 10:42
common   ZedBoard-自定义IP核实现+PS成功调用【详细步骤+流程介绍+源码】part 2 冰封 2015-1-28 0/339 冰封 2015-1-28 10:41
common   ZedBoard-自定义IP核实现+PS成功调用【详细步骤+流程介绍+源码】part 1 冰封 2015-1-28 0/370 冰封 2015-1-28 10:41
common   ZedBoard-裸机下运行Hello,World【常见错误解决方案】 冰封 2015-1-28 0/390 冰封 2015-1-28 10:39
common   ZedBoard-从零开始构建Linux环境（详细步骤） 冰封 2015-1-28 0/420 冰封 2015-1-28 10:38
common   一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计part3 冰封 2015-1-28 0/400 冰封 2015-1-28 10:37
common   一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计part2 附件 冰封 2015-1-28 0/300 冰封 2015-1-28 10:36
common   一步一步学ZedBoard & Zynq(四)：基于AXI Lite 总线的从设备IP设计part1 冰封 2015-1-28 0/354 冰封 2015-1-28 10:33
common   一步一步学ZedBoard & Zynq(三)：使用自带外设IP让ARM PS访问FPGA 冰封 2015-1-28 0/435 冰封 2015-1-28 10:31
common   一步一步学ZedBoard & Zynq(二)：使用PL做流水灯 冰封 2015-1-28 0/342 冰封 2015-1-28 10:29
common   一步一步学ZedBoard & Zynq(一)：ZedBoard的第一个工程Helloworld 冰封 2015-1-28 0/319 冰封 2015-1-28 10:29
common   Verilog的常数的声明（parameter和define） 冰封 2015-1-28 0/386 冰封 2015-1-28 10:28
common   深入浅出FPGA-2-让source insight 支持verilog HDL 冰封 2015-1-28 0/454 冰封 2015-1-28 10:28
common   深入浅出FPGA-16-xilinx_zynq7000_EPP上一个简单实验(PS) 冰封 2015-1-28 0/433 冰封 2015-1-28 10:27
common   Verilog的两个误区 （转载） 冰封 2015-1-28 0/304 冰封 2015-1-28 10:26
common   modelsim脚本使用心得 冰封 2015-1-28 0/343 冰封 2015-1-28 10:25
common   基于FPGA的RS485接口误码测试仪的设计和实现（2） yuyang911220 2015-1-28 0/542 yuyang911220 2015-1-28 08:56
common   基于FPGA的RS485接口误码测试仪的设计和实现 yuyang911220 2015-1-28 0/591 yuyang911220 2015-1-28 08:55
common   基于FPGA的VGA时序彩条信号实现（3） yuyang911220 2015-1-28 0/575 yuyang911220 2015-1-28 08:54
common   基于FPGA的VGA时序彩条信号实现（2） yuyang911220 2015-1-28 0/385 yuyang911220 2015-1-28 08:53
common   基于FPGA的VGA时序彩条信号实现 yuyang911220 2015-1-28 0/550 yuyang911220 2015-1-28 08:53
common   基于FPGA的VGA波形显示方法研究（2） yuyang911220 2015-1-28 0/530 yuyang911220 2015-1-28 08:52
    类型 排序方式 时间范围    
1 ...305306307308309310311312313314... 664
返回首页 发帖