首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   ROS探索总结(十五)——amcl(导航与定位) pengpengpang 2014-8-21 0/458 pengpengpang 2014-8-21 21:35
common   zedboard--传统ARM的helloworld工程(七) pengpengpang 2014-8-21 0/360 pengpengpang 2014-8-21 21:34
common   ZED-Board从入门到精通系列例程——全局定时器 pengpengpang 2014-8-21 0/365 pengpengpang 2014-8-21 21:33
common   如何单独打开Xilinx SDK项目工程 pengpengpang 2014-8-21 0/355 pengpengpang 2014-8-21 21:33
common   Vivado高效设计案例分享大赛---5 由PS向PL提供时钟信号 pengpengpang 2014-8-21 0/606 pengpengpang 2014-8-21 21:32
common   Vivado高效设计案例分享大赛---6轻松调用ILA与关联信号 pengpengpang 2014-8-21 0/372 pengpengpang 2014-8-21 21:31
common   Xilinx ISE Black Box使用 pengpengpang 2014-8-21 0/539 pengpengpang 2014-8-21 21:30
common   Vivado高效设计案例分享大赛---7. XPS去哪儿了 pengpengpang 2014-8-21 0/531 pengpengpang 2014-8-21 21:30
common   verilog实现占空比为1/2的奇数分频电路 pengpengpang 2014-8-21 0/593 pengpengpang 2014-8-21 21:29
common   Vivado高效设计案例分享大赛---8. PS与PL结合的硬件调试 pengpengpang 2014-8-21 0/410 pengpengpang 2014-8-21 21:29
common   Vivado高效设计案例分享大赛---9. 轻松创建自己的IP pengpengpang 2014-8-21 0/337 pengpengpang 2014-8-21 21:28
common   zedboard--zynq使用自带外设IP让ARM PS访问FPGA(八) pengpengpang 2014-8-21 0/391 pengpengpang 2014-8-21 21:28
common   ISE中IPcore调用之DCM pengpengpang 2014-8-21 0/541 pengpengpang 2014-8-21 21:27
common   Vivado高效设计案例分享大赛---10. 体验基于模型的设计思想 pengpengpang 2014-8-21 0/391 pengpengpang 2014-8-21 21:26
common   Vivado高效设计案例分享大赛---11. 自由灵活定制的开发布局 pengpengpang 2014-8-21 0/608 pengpengpang 2014-8-21 21:25
common   Vivado高效设计案例分享大赛---12. 说一说Vivado和ISE的关系 pengpengpang 2014-8-21 0/417 pengpengpang 2014-8-21 21:25
common   Vivado高效设计案例分享大赛---13. 运行多个综合策略 pengpengpang 2014-8-21 0/420 pengpengpang 2014-8-21 21:24
common   “Vivado使用分享--怎么样抓取信号波形!---Vivado高效设计案例分享” pengpengpang 2014-8-21 0/365 pengpengpang 2014-8-21 21:21
common   关于"Vivado高效设计案例分享"的博客文章的读后感 pengpengpang 2014-8-21 0/425 pengpengpang 2014-8-21 21:20
common   “Vivado高效设计案例分享”建议大家在开发7系列的FPGA时,使用Vivado pengpengpang 2014-8-21 0/493 pengpengpang 2014-8-21 21:19
common   “Vivado使用分享--怎么样抓取信号波形!_2---Vivado高效设计案例分享” pengpengpang 2014-8-21 0/338 pengpengpang 2014-8-21 21:17
common   Xilinx FPGA设计约束(3) pengpengpang 2014-8-21 0/327 pengpengpang 2014-8-21 21:17
common   浅谈Vivado HLS从C/C++到硬件描述语言转换 pengpengpang 2014-8-21 0/369 pengpengpang 2014-8-21 21:14
common   Vivado高效设计案例分享大赛---14. 体验HLS的高效 pengpengpang 2014-8-21 0/587 pengpengpang 2014-8-21 21:14
common   Vivado高效设计案例分享大赛---15. Vivado与多核/多线程处理 pengpengpang 2014-8-20 0/519 pengpengpang 2014-8-20 21:04
common   zedboard--拷贝到SD卡启动的fsbl引导裸跑程序实验(九) pengpengpang 2014-8-20 0/363 pengpengpang 2014-8-20 21:03
common   Xilinx ISE 14.2&14.4 Compiler比较 pengpengpang 2014-8-20 0/613 pengpengpang 2014-8-20 21:03
common   Vivado高效设计案例分享大赛---16. Vivado HLS与System Generator:联系与区别 pengpengpang 2014-8-20 0/421 pengpengpang 2014-8-20 21:02
common   Vivado高效设计案例分享大赛---17.从Vivado HLS到System Generator pengpengpang 2014-8-20 0/318 pengpengpang 2014-8-20 21:01
common   Vivado高效设计案例分享大赛---18.. 从模型到IP pengpengpang 2014-8-20 0/403 pengpengpang 2014-8-20 21:01
common   使用VIVADO遇到问题的几种解决方法 pengpengpang 2014-8-20 0/691 pengpengpang 2014-8-20 21:00
common   zedboard--拷贝到SD卡启动的fsbl引导裸跑程序实验(九) pengpengpang 2014-8-20 0/340 pengpengpang 2014-8-20 20:59
common   Vivado高效设计案例分享大赛---19 暨 MicroZed测评15-使用XADC pengpengpang 2014-8-20 0/445 pengpengpang 2014-8-20 20:59
common   布局布线时间减少近70%---Vivado在复杂FPGA设计中大显身手 pengpengpang 2014-8-20 0/635 pengpengpang 2014-8-20 20:58
common   ZC702与ZedBoard开发板的比较(原创) pengpengpang 2014-8-20 0/442 pengpengpang 2014-8-20 20:58
common   提升设计效率超乎你的想象!---技术专家设计实评Vivado pengpengpang 2014-8-20 0/426 pengpengpang 2014-8-20 20:57
common   Vivado高效设计案例分享大赛---20..对比一段运算密集的算法 pengpengpang 2014-8-20 0/437 pengpengpang 2014-8-20 20:56
common   Vivado高效设计案例分享大赛---21...Vivado使用的一些小技巧1-4 pengpengpang 2014-8-20 0/433 pengpengpang 2014-8-20 20:56
common   Xilinx FPGA普通IO作PLL时钟输入 pengpengpang 2014-8-20 0/364 pengpengpang 2014-8-20 20:55
common   Zynq器件时钟子系统介绍(原创) pengpengpang 2014-8-20 0/280 pengpengpang 2014-8-20 20:55
    类型 排序方式 时间范围