首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...613614615616617618619620621622... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   求救I2C的CPLD软件包 anotherchen 2006-3-7 1/993 stone133 2006-3-8 21:00
common   新手求助 lijiyu 2006-3-8 3/867 stone133 2006-3-8 20:19
common   Xilinx公司的芯片问题[求助] xdwang1983 2006-3-7 1/919 bemoon 2006-3-8 17:33
common   [转帖]给年轻工程师的十大忠告 vincent 2005-10-13 1/1050 lijiyu 2006-3-8 15:28
common   请问gclk和普通的io口有什么分别？ icefog 2006-3-6 3/2216 icefog 2006-3-8 09:42
common   求教：sd 码的编码规则？ zyl-02042101 2006-2-28 1/793 ahliang 2006-3-6 21:40
common   2M和8的时钟信号 lianghaodong 2006-2-27 3/846 ahliang 2006-3-6 21:32
common   FPGA里各模块字电路用VHDL程序代码连接是怎么编译的？ hejab123 2006-3-2 3/1527 ahliang 2006-3-6 21:25
common   VHDL問題一則 Louis.K 2006-3-5 4/864 Louis.K 2006-3-6 18:10
common   请问怎样获得fpga的系统时钟？ icefog 2006-3-4 3/1173 icefog 2006-3-6 17:28
common   卖XLINUX95108的开发板,现在转行了,需要的跟贴[原创] jimmyhua 2006-3-3 1/879 jimmyhua 2006-3-6 14:22
common   请教写testbench的一个问题。 fenglouto 2006-3-6 2/936 fenglouto 2006-3-6 12:35
common   关于FPGA配置芯片EPCS64的用法 winds2001 2006-3-5 1/1893 waterlily 2006-3-6 10:13
common   有人用过AD的整形芯片ADCMP573吗? winds2001 2006-3-5 0/875 winds2001 2006-3-5 21:02
common   关于Verilog的行为建模 zhengyibin85 2006-3-4 0/845 zhengyibin85 2006-3-4 23:27
common   初学。为什么在FPGA上仿真OK，在CPLD上没有输出 jameslee2005 2006-3-3 1/930 OneOne 2006-3-4 16:34
common   求助用FPGA设计一个16分频器，小女子先在此谢谢各位大虾了 momei1007 2006-3-4 0/974 momei1007 2006-3-4 15:32
common   请问怎样延时？ icefog 2006-3-1 4/813 icefog 2006-3-3 23:59
common   fpga急问!!! kendny 2006-3-1 3/858 waterlily 2006-3-2 15:33
common   isplever和synlify77软件怎么装不上呀 救命[求助] flashguest88 2006-3-2 0/817 flashguest88 2006-3-2 14:42
common   有偿求cadence的incisive functional verification platform开发软件 liujwdavid 2006-3-2 0/2113 liujwdavid 2006-3-2 10:22
common   FPGA/CPLD设计的四种常用思想与技巧 [转帖] Dorothy 2006-2-28 6/1281 ifb0101 2006-3-2 09:02
common   [求助]各位大哥，双端口的testbench怎么写呢？ OneOne 2006-2-27 5/1551 OneOne 2006-3-1 19:06
common   求教：关于用CPLD设计控制电路 zhq1234 2006-2-28 3/1053 zhq1234 2006-3-1 14:09
common   请问怎样控制触发器？ icefog 2006-2-28 4/1010 fenglouto 2006-3-1 12:15
common   modelsim 中测试程序编译不了?求助 qgyqiao 2006-3-1 2/1333 stone133 2006-3-1 12:06
common   对PLD进行边界扫描（JTAG）故障诊断[转帖] vincent 2006-2-28 4/1231 vincent 2006-2-28 13:17
common   请问：Verilog语言如何实现枚举 功能？？？？？ zcg620 2006-2-28 0/1167 zcg620 2006-2-28 11:22
common   半分频的设计 angy670 2006-2-28 0/765 angy670 2006-2-28 10:48
common   关于触发器问题 icefog 2006-2-27 2/1081 icefog 2006-2-28 10:32
common   使用JTAG接口对串行配置器件进行编程[转帖] vincent 2006-2-28 0/962 vincent 2006-2-28 10:03
common   我的CPLD程序输出有毛刺，大家帮帮我吧 bingwei 2006-1-19 3/1337 stone133 2006-2-27 21:14
common   急问三分频的HDL lianghaodong 2006-2-7 4/1169 stone133 2006-2-27 21:09
common   关于时钟数,时钟歪斜以及时钟驱动能力不够的疑问?请高手解答 zzkeng 2006-2-15 1/1528 stone133 2006-2-27 21:04
common   请教FPGA在恶劣环境中如何抗干扰？ karierace 2006-2-21 1/1024 stone133 2006-2-27 20:54
common   请各位大侠指点顶层测试文件应该怎么写 edwin2005 2006-2-21 2/1740 stone133 2006-2-27 20:47
common   请问赋值语句后加上after 20ns是否能综合？ icefog 2006-2-25 2/1031 stone133 2006-2-27 20:34
common   求助：CPLD时钟输入问题 happyruanruan 2006-2-27 2/1336 oceanx 2006-2-27 18:23
common   请问在quartus中if(clk'event and clk='1')then这样的语句是 icefog 2006-2-27 4/2133 waterlily 2006-2-27 16:25
common   altera公司byteblasterII原理图，应该是原版的 xyzheng 2005-12-28 1/1492 gaoyp 2006-2-27 11:24
    类型 排序方式 时间范围    
1 ...613614615616617618619620621622... 664
返回首页 发帖