首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...153154155156157158159160161162... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   Protel常用元器件封装总结 yuyang911220 2017-2-21 0/574 yuyang911220 2017-2-21 21:52
common   LM75温度传感器用1602和串口实时显示 yuyang911220 2017-2-21 0/568 yuyang911220 2017-2-21 09:55
common   xilinx教程：基于FPGA的时序及同步设计 yuyang911220 2017-2-21 0/365 yuyang911220 2017-2-21 09:50
common   SystemVerilog学习一 —— 计数器 yuyang911220 2017-2-21 0/437 yuyang911220 2017-2-21 09:45
common   EDA数字电压表的研究和设计应用 yuyang911220 2017-2-21 0/530 yuyang911220 2017-2-21 09:43
common   FPGA中几个基本的重要的时序分析参数介绍 yuyang911220 2017-2-21 0/367 yuyang911220 2017-2-21 09:42
common   学习fpga的七条经验总结 yuyang911220 2017-2-21 0/374 yuyang911220 2017-2-21 09:40
common   SiTime全硅MEMS振荡器与石英晶振对比 yuyang911220 2017-2-21 0/653 yuyang911220 2017-2-21 09:35
common   利用CPLD控制TLC2355串行AD yuyang911220 2017-2-20 0/455 yuyang911220 2017-2-20 20:54
common   教你理解verilog HDL语言的一些概念 yuyang911220 2017-2-20 0/423 yuyang911220 2017-2-20 20:53
common   独立按键消抖FPGA模块 yuyang911220 2017-2-20 0/396 yuyang911220 2017-2-20 20:51
common   非阻塞赋值容易错语法点讨论 yuyang911220 2017-2-20 0/497 yuyang911220 2017-2-20 20:50
common   quartus II常见异常处理（2） yuyang911220 2017-2-20 0/611 yuyang911220 2017-2-20 20:49
common   quartus II常见异常处理 yuyang911220 2017-2-20 0/652 yuyang911220 2017-2-20 20:48
common   基于FPGA的红外遥控信号接收模块的设计 yuyang911220 2017-2-20 0/561 yuyang911220 2017-2-20 20:47
common   ISE 全局时钟缓冲 yuyang911220 2017-2-20 0/599 yuyang911220 2017-2-20 20:46
common   温度传感器的B值的意义 yuyang911220 2017-2-20 0/599 yuyang911220 2017-2-20 20:46
common   FPGA 等效门数的计算方法 yuyang911220 2017-2-20 0/856 yuyang911220 2017-2-20 20:43
common   FPGA触发器的亚稳态认识 yuyang911220 2017-2-20 0/841 yuyang911220 2017-2-20 20:41
common   FPGA寄存器初始值浅析 yuyang911220 2017-2-20 0/808 yuyang911220 2017-2-20 20:40
common   FPGA静态时序分析模型——寄存器到寄存器（2） yuyang911220 2017-2-20 0/396 yuyang911220 2017-2-20 20:38
common   FPGA静态时序分析模型——寄存器到寄存器 yuyang911220 2017-2-20 0/527 yuyang911220 2017-2-20 20:37
common   以微控制器为中心的可配置平台是否主导FPGA使用 yuyang911220 2017-2-20 0/554 yuyang911220 2017-2-20 20:35
common   FPGA错误分析总结 yuyang911220 2017-2-20 0/629 yuyang911220 2017-2-20 20:30
common   基于FPGA和DSP的1394b双向数据传输系统 yuyang911220 2017-2-20 0/615 yuyang911220 2017-2-20 20:28
common   以FPGA为基础的SoC验证平台 自动化电路仿真侦错功能 yuyang911220 2017-2-20 0/660 yuyang911220 2017-2-20 20:26
common   多时钟域数据传递的Spartan-II FPGA实现 yuyang911220 2017-2-20 0/421 yuyang911220 2017-2-20 20:25
common   门控时钟与多扇出问题解决方案 yuyang911220 2017-2-20 0/583 yuyang911220 2017-2-20 20:24
common   FPGA/CPLD状态机稳定性研究（2） yuyang911220 2017-2-20 0/562 yuyang911220 2017-2-20 20:23
common   FPGA/CPLD状态机稳定性研究 yuyang911220 2017-2-20 0/438 yuyang911220 2017-2-20 20:23
common   Quartus II 文件类型及备份 yuyang911220 2017-2-20 0/566 yuyang911220 2017-2-20 20:21
common   Verilog inout 双向口使用和仿真（2） yuyang911220 2017-2-20 0/787 yuyang911220 2017-2-20 20:20
common   Verilog inout 双向口使用和仿真 yuyang911220 2017-2-20 0/1001 yuyang911220 2017-2-20 20:19
common   nios II架构uclinux的过程 yuyang911220 2017-2-20 0/533 yuyang911220 2017-2-20 20:17
common   D触发器Verilog描述 yuyang911220 2017-2-20 0/438 yuyang911220 2017-2-20 20:16
common   fpga毛刺的产生及处理讨论 yuyang911220 2017-2-20 0/582 yuyang911220 2017-2-20 20:15
common   verilog不可综合语句总结 yuyang911220 2017-2-20 0/352 yuyang911220 2017-2-20 20:13
common   Modelsim SE仿真ISE下定制的ROM yuyang911220 2017-2-20 0/343 yuyang911220 2017-2-20 20:12
common   如何在ModelSim下用SystemC的做验证 yuyang911220 2017-2-20 0/469 yuyang911220 2017-2-20 20:11
common   ubuntu11.04下搭建xilinx FPGA仿真环境 yuyang911220 2017-2-20 0/366 yuyang911220 2017-2-20 20:08
    类型 排序方式 时间范围    
1 ...153154155156157158159160161162... 664
返回首页 发帖