首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
hot   用FPGA设计UART 附件  ... 2 licz 2008-7-16 22/4563 carboying 2010-10-28 09:14
hot   Altera CPLD EPM3128 用户手册 附件  ... 2 sales.lh-zk 2007-3-29 25/4550 zipeng2001 2008-6-30 01:17
common   我在美信工作了四年(设计),知道他们是怎么做的: linuxarm 2006-12-12 4/4517 jameswangsynnex 2009-11-11 10:55
hot   FPGA入门(二)---4x4键盘扫描程序 附件  ... 2 sunytseu 2008-4-14 26/4492 hitlmt 2011-10-22 11:26
hot   [贴图]超牛TFT LCD 驱动M600——可驱动任意800x600以下TFT LCD  ... 2 dwin606 2008-4-29 21/4485 dwin606 2009-7-20 16:51
common   [分享]《经典Verilog HDL语言例子48例》 附件  ... 2 lbgy 2008-11-19 16/4460 lotus991 2010-2-5 16:54
common   Modelsim仿真的输出数据导入给Matlab时,负数怎么处理? ckh123 2006-4-23 4/4455 mingxing00 2011-6-16 20:26
common   用vhdl设计秒表全功略! bobozhan 2004-6-5 3/4447 幽魂晔风 2005-7-6 15:22
hot   [分享]quartusii安装方法(中文) 附件  ... 2 lgxlgx 2007-9-3 28/4420 jinjinxinyi 2009-5-15 10:09
common   请问VHDL语言中表达式clk'event是什么意思? icefog 2006-2-16 4/4405 anotherchen 2006-3-13 17:49
hot   基于CPLD_FPGA的数字通信系统建模与设计  ... 2 goon7002 2008-6-18 27/4395 zcr 2009-11-24 14:31
common   NIOS 设计从入门到精通.rar  ... 2 yumuzi 2008-12-10 18/4371 gaoyang4287 2011-7-22 15:49
common Icon67 modelsim Error: Failure to obtain a Verilog simulation license NEWPY 2010-11-5 1/4296 m1_ljp 2010-11-5 13:05
common   请教:Quartus波形仿真中的浮点数(十六进制Hex)转换成十进制小数(Fractional) czjkk@163.com 2009-5-14 2/4260 ww1921 2015-1-18 12:55
common   极力推荐!!ALTERA所有主流器件软件中文选型手册 xiongguisheng 2005-11-28 13/4237 wangchengcn 2010-12-15 20:41
hot   写给初学 Verilog 的朋友!!  ... 2 1001 2005-11-9 23/4212 yshao 2005-12-16 15:29
hot   Verilog_黄金参考指南(中文版,pdf格式)[下载]  ... 2 bjxiong 2005-12-1 20/4203 ws877817 2007-11-27 14:33
common   大家有没有can总线的验证ip或testbench caopengly 2008-3-31 2/4202 baliqzbz 2012-2-22 16:30
common   求救:我们电子课程设计作一个数字钟,大家给看看 ljy10921 2005-3-17 6/4200 kevinWo1 2005-4-14 18:42
hot   华为同步电路设计规范!  ... 2 outside 2005-12-7 29/4194 laoluo12 2011-11-29 12:06
hot   [求助]请问:VHDL的after xxns能仿真吗??  ... 2 anotherchen 2006-4-29 23/4160 anotherchen 2006-5-24 09:29
hot   SOPC 附件  ... 2 3 firefox031 2006-11-8 31/4159 wzz123 2008-7-26 13:38
common   [求助]新手请教 元谋人 2008-6-7 5/4149 g1683344988 2012-3-23 11:10
common   [求助]关于FPGA的IO口电压的问题 penglai 2006-6-7 2/4136 penglai 2006-6-7 19:05
hot   上海媛健贸易有限公司  ... 2 3 liujianbo 2005-9-21 37/4128 liujianbo 2005-9-21 08:59
common   verilog怎样初始化数据? anotherchen 2006-6-7 13/4127 anotherchen 2006-6-12 09:34
common   一个VHDL文件里可以包含多个ENTITY吗? shirleydp 2003-8-10 10/4104 shirleydp 2003-8-10 11:05
hot   求VHDL语言编的数字钟程序!!  ... 2 woaini 2005-3-24 23/4084 needed 2007-10-28 21:30
common   中电网联合国内7所顶级高校推出的FPGA培训[推荐] 附件 silverwolf7516 2006-9-19 13/4059 plaza02 2007-5-27 09:59
common   ARM +fpga jtag原理图 附件  ... 2 gaoandgaoflash 2007-7-11 18/4057 jiayue198509 2008-12-30 12:23
common   [求助] CPLD 开发板制作的电路图EPF10K10LC84-4 asdf13622 2005-8-23 1/4048 asdf13622 2005-8-24 15:49
hot   32张藏宝图32个最热CPLD-FPGA论坛  ... 2 燕赵豪侠 2006-2-5 20/4041 mesq 2007-8-23 18:44
common   VHDL语言详解.pdf 附件 hhm1979 2008-12-3 9/4041 breezexa 2010-5-12 21:48
common   [求助]请教ise调用ip核仿真问题 dingrbkd 2009-3-18 3/4039 liuyi6776 2010-4-4 21:28
common   请教各位高手!我在Quartus内采用电路图输入的方法!!总线与各单线的连接!! ljp 2003-8-26 2/4032 zxdsopc 2010-12-17 15:17
common   学习FPGA设计的体会(每周更新) brianwu 2007-8-6 8/4007 大树一棵 2010-6-1 18:05
common   如何用vhdl设计一个在时钟的上升沿和下降沿产生脉冲输出的电路 tianxing 2004-3-17 4/3995 lennyo 2004-3-17 14:40
hot   QUARTUS及其FPGA的外围电路  ... 2 3 vincent 2005-12-26 42/3989 踏水书生 2006-4-16 11:12
common   pcie源码(verilog)! 附件 kaixin_0007 2009-2-4 8/3949 guolh 2011-2-11 22:43
common   CPLD的时钟非要用外部时钟吗?不能直接接晶振? mpb3698 2008-3-4 6/3945 171795276 2009-1-12 10:12
    类型 排序方式 时间范围