首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26524 主题 / 25561 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   FPGA/CPLD设计的四种常用思想与技巧 [转帖] Dorothy 2006-2-28 6/932 ifb0101 2006-3-2 09:02
common   [求助]各位大哥,双端口的testbench怎么写呢? OneOne 2006-2-27 5/1210 OneOne 2006-3-1 19:06
common   求教:关于用CPLD设计控制电路 zhq1234 2006-2-28 3/744 zhq1234 2006-3-1 14:09
common   请问怎样控制触发器? icefog 2006-2-28 4/759 fenglouto 2006-3-1 12:15
common   modelsim 中测试程序编译不了?求助 qgyqiao 2006-3-1 2/1080 stone133 2006-3-1 12:06
common   对PLD进行边界扫描(JTAG)故障诊断[转帖] vincent 2006-2-28 4/916 vincent 2006-2-28 13:17
common   请问:Verilog语言如何实现枚举 功能????? zcg620 2006-2-28 0/954 zcg620 2006-2-28 11:22
common   半分频的设计 angy670 2006-2-28 0/620 angy670 2006-2-28 10:48
common   关于触发器问题 icefog 2006-2-27 2/739 icefog 2006-2-28 10:32
common   使用JTAG接口对串行配置器件进行编程[转帖] vincent 2006-2-28 0/750 vincent 2006-2-28 10:03
common   我的CPLD程序输出有毛刺,大家帮帮我吧 bingwei 2006-1-19 3/1007 stone133 2006-2-27 21:14
common   急问三分频的HDL lianghaodong 2006-2-7 4/819 stone133 2006-2-27 21:09
common   关于时钟数,时钟歪斜以及时钟驱动能力不够的疑问?请高手解答 zzkeng 2006-2-15 1/1154 stone133 2006-2-27 21:04
common   请教FPGA在恶劣环境中如何抗干扰? karierace 2006-2-21 1/748 stone133 2006-2-27 20:54
common   请各位大侠指点顶层测试文件应该怎么写 edwin2005 2006-2-21 2/1264 stone133 2006-2-27 20:47
common   请问赋值语句后加上after 20ns是否能综合? icefog 2006-2-25 2/700 stone133 2006-2-27 20:34
common   求助:CPLD时钟输入问题 happyruanruan 2006-2-27 2/1036 oceanx 2006-2-27 18:23
common   请问在quartus中if(clk'event and clk='1')then这样的语句是 icefog 2006-2-27 4/1746 waterlily 2006-2-27 16:25
common   altera公司byteblasterII原理图,应该是原版的 xyzheng 2005-12-28 1/1132 gaoyp 2006-2-27 11:24
common   请问FPGA实现分辨率变换 gwtaa 2006-2-26 0/716 gwtaa 2006-2-26 11:23
common   请问进程中的敏感信号表中有两敏感信号是在什么情况下启动进程的? icefog 2006-2-23 2/854 stone133 2006-2-26 11:21
common   [转贴]EDA常用软件下载地址,有你需要的没? 燕赵豪侠 2006-2-14 5/1901 zyq_73636 2006-2-26 10:45
common   verilog hdl教程135例 ifb0101 2006-2-21 1/1386 changhao81 2006-2-24 15:55
common   请问下面这个警告是什么意思? icefog 2006-2-24 0/652 icefog 2006-2-24 14:42
common   呼吁!!!!!!!! telguy12 2006-2-23 1/610 fenglouto 2006-2-24 12:41
common   求助提供一个quartus II 5.0的地址啊? qgyqiao 2006-2-23 0/715 qgyqiao 2006-2-23 21:58
common   基于cpld的数据采集卡 fangfang5257 2006-2-14 2/712 fenglouto 2006-2-23 18:51
common   让fpga水平上一个台阶? kindjiang 2006-2-6 3/905 telguy12 2006-2-23 15:13
common   [求助]谁有isplever4.1的lisence? anny1209 2006-2-23 0/756 anny1209 2006-2-23 10:43
common   epc8 zgli123 2006-2-22 0/658 zgli123 2006-2-22 20:45
common   modelsim使用教程[转帖] 32kmcu 2006-2-14 1/681 testerc 2006-2-22 17:53
common   请问VHDL语言中怎样把一个8位信号的其中一位赋值给一个一位信号? icefog 2006-2-22 0/861 icefog 2006-2-22 17:11
common   求助QUARTUS 5。0的LICENSE啊~~谢谢拉 rennifei 2006-2-22 1/668 rennifei 2006-2-22 16:43
common   请问quartusII编译出来的pof如何转换成jed? icefog 2006-2-22 0/903 icefog 2006-2-22 11:13
common   [求助]请问各位高手:模块的测试在Quartus或者ModelSim中怎么用啊! OneOne 2006-2-22 0/733 OneOne 2006-2-22 10:16
common   [求助]一个简单的16位计数器设计,出现奇怪问题,涉及到单片机和fpga读写时序 珊瑚虫 2006-2-21 2/2510 珊瑚虫 2006-2-21 22:54
common   [求助]各位专家,高手,谁有tcp有限状态机11个状态的vhdl程序?急!毕业设计用. 天地人和 2006-2-21 0/745 天地人和 2006-2-21 22:34
common   [求助] 天地人和 2006-2-21 0/617 天地人和 2006-2-21 22:28
common   刚学VHDL,请教一下, 666999 2006-1-15 7/1389 edwin2005 2006-2-21 20:48
common   [求助]恳请熟悉fpga和单片机的朋友帮忙,谢谢 珊瑚虫 2006-2-15 5/919 珊瑚虫 2006-2-21 18:39
    类型 排序方式 时间范围