首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...14151617181920212223... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   那位大侠有直接数字频率合成（DDS）在fpga方面的应用，小弟感谢至极？？ n_sg@tom.com 2004-3-9 1/2154 qinhongzhan 2010-8-18 23:06
common   maxplus 中如何进行功能仿真? long 2003-8-22 3/2152 samire 2003-8-22 22:20
common   [讨论]询问一个关于运放仿真的问题 mayxt 2007-8-31 1/2149 caopengly 2007-9-23 22:25
common   求助：cyclone3代关于epcs的配置问题！ hoolany 2008-1-28 3/2136 hoolany 2008-1-31 11:39
common   请问在quartus中if(clk'event and clk='1')then这样的语句是 icefog 2006-2-27 4/2134 waterlily 2006-2-27 16:25
common   bus_tri '0');是什么意思use ieee.numeric_std.all;为什么编译通不过 shirleydp 2003-8-10 0/2127 shirleydp 2003-8-10 21:34
common   帮小弟看看这个vhdl程序吧，不知错在哪里了？ 唐孝忠 2003-10-8 4/2127 yangwjun@163.co 2003-10-8 21:34
common   如何用VHDL定义整型数组啊？ soul930 2006-8-18 0/2126 soul930 2006-8-18 11:48
common   求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位 internethero 2004-4-18 1/2124 devilmuscleman 2004-4-18 10:47
common   SystemC--一种系统级描述语言 vsim 2003-11-5 2/2123 faersheng 2006-11-29 22:03
common   谁有MAX+PLUS II V10.2 的注册号谢谢大家了 我得邮箱是lvxingli@263.net lvxingli 2003-8-10 0/2122 lvxingli 2003-8-10 11:09
common   求助：用Verilog hdl 编写延迟的时钟程序！ kangkai 2005-5-25 0/2120 kangkai 2005-5-25 19:39
common   [求助]请大家再次帮忙看看以下VHDL编译时的警告信息 zhtt0865 2007-10-25 1/2120 caopengly 2007-10-26 14:04
common   IP复用面临的挑战及应对举措 xyxcsu 2006-7-3 2/2117 xyxcsu 2007-4-7 14:38
common   v-HDL设计探究 caopengly 2008-7-27 2/2115 flanix 2008-7-28 10:19
common   Quartus II 9.0 下载地址及license 附件 cjfwindy 2010-1-23 1/2115 lotus991 2010-2-5 15:57
common   请教关于altera器件EP1C4中全局时钟问题 ashaoh 2004-10-13 1/2114 ashaoh 2004-10-13 18:07
common   有偿求cadence的incisive functional verification platform开发软件 liujwdavid 2006-3-2 0/2114 liujwdavid 2006-3-2 10:22
common   [求助]如何用Verilog语言进行图像处理？ latter2008 2008-3-9 1/2111 caopengly 2008-3-10 14:01
common   关于open-drain hardware_lover 2004-9-29 7/2110 LunaSea 2004-9-29 17:32
common   byteblaster II和byteblasterMV等有什么区别？？？ fang_ps 2004-4-21 1/2109 arthor 2004-4-21 15:28
common   请问EPM7256在烧写之后未使用的引脚（unassigned pin）是否自动接地 mujianyi5529 2006-8-24 5/2109 stone133 2006-9-1 21:32
common   华为入门培训资料 附件 yhw10005 2008-4-9 14/2108 diudiu518 2008-5-7 19:42
common   为45nm工艺铺路：反向光刻技术突破传统樊篱 caopengly 2007-3-2 0/2104 caopengly 2007-3-2 10:55
common   fft的verilog xi_1948 2008-7-13 5/2103 huxiaokai2005 2008-8-2 00:52
common   简述芯片封装技术 linuxarm 2006-7-8 0/2102 linuxarm 2006-7-8 23:02
common   [转帖]ModelSim下用SystemC做设计验证方法与示例 Texas 2005-11-8 4/2100 adammc 2006-11-17 09:49
common   quartus ii6.0破解问题 itmakes 2006-12-13 3/2100 zhongyunde 2007-4-21 20:09
common   ARM SoCDesigner 最新版交流 funfon 2007-8-13 0/2100 funfon 2007-8-13 14:12
common   三极管的封装---PDF文件 附件 supleyliu 2007-1-23 13/2100 cq_wx 2007-12-5 12:52
common   上传份资料------用 ModelSim做分析设计 附件 epdcty 2008-4-27 9/2100 hhm1979 2008-12-3 15:53
common   请问怎么利用16MHZ的时钟产生25.18MHZ的时钟 shirleydp@sohu 2003-10-16 6/2099 A120 2003-10-16 09:55
common   Xilinx Spartan3系列FPGA 开发板 jiang 2005-9-16 2/2099 sales 2005-9-26 18:12
common   单片机与FPGA或CPLD的接口设计问题,急~~ gofayao@163.com 2004-3-6 2/2095 xiao052 2004-3-6 23:16
common   [求助]请帮我看看verilog的程序,万分感谢! lylyly 2006-8-24 14/2095 stone133 2006-9-1 21:24
common   [求助]各位大哥大姐,我的程序出现了此错误提示,但是我不明白是什么意思? zhourongnuaa 2005-4-20 2/2093 woshiwj 2005-4-22 20:34
common   新手再问一个ＶＥＲＩＬＯＧ初始化的问题，希望得到帮助，谢谢！ lylyly 2006-8-24 9/2090 stone133 2006-9-1 22:09
common   quartus II 现在哪个版本最稳定啊 feim 2008-3-11 0/2089 feim 2008-3-11 15:50
common   Altera启动Nios II嵌入式处理器设计大赛 Tintin 2006-4-6 6/2087 skywalkzf 2006-6-20 22:06
common   求verilog代码 heihei419 2004-9-15 3/2085 dulianweia 2004-9-15 21:03
    类型 排序方式 时间范围    
1 ...14151617181920212223... 664
返回首页 发帖